电子钟工作原理_生活广记

如果是LED的电子钟我来简单的说下吧，就是个数字电路,先用晶振分频得到个1HZ的频率，再用数字IC记录下来,改成6进制和12进制,再用译码器变成7段BCD码通过数码管显示出来,比如用晶振32.768+CD4060分频就能得到1HZ的时钟频率,再用CD4518改成6进制且编译成BCD码,然后用CD4514B驱动7段LDE数码管就能显示出来了,如果会单片机就更简单了,可以全集成在里面，只是单片机以扫描方式驱动，省出来很多脚位。总结来说，LED电子钟就是个1HZ的记录器,1秒1秒的加上去,只不过记录方式是6进制和12或24进制而已.
设计数字时钟电路原理图这个电路改进的希望不太大，毕竟这是数字电路搭建起来的时钟显示模块。
CD4511作为数码管译码电路，电阻是限流的。cd4518和74ls163差不多，用来计数的。
ne555作为时钟模块必不可少，周边期间是它工作的基础。
cd4011作为与门，作为进位控制。
模拟电路快忘光了。数字部分只要知道IC的参数，用法就行。
【电子钟工作原理】
设计数字时钟计数器电路大概有以下几种方法：
①用标准的数字集成电路家族来搭建十进制计数器。常用的TTL数字电路家族为7400系列。常用的CMOS数字电路家族为CD4000系列。
②用基本的组合逻辑电路和触发器来实现。利用数字设计中的状态图/卡诺图等综合工具从底层门电路来搭建。
③用硬件设计语言来实现。常见的数字设计语言为VHDL和Verilog
本文就以JK触发器和附加门电路来演示如何设计一个七进制加法计数器时钟电路。
总体步骤为：
①画出计数器的状态转换图。
②根据状态图得出JK各个状态变量的逻辑值。
③将JK的逻辑状态代入卡诺图进行化简，得出JK表达式。
④根据JK表达式，画出计数器的原理图。
⑤仿真验证计数器的输出。
以下为详细分解：
①②步骤比较直观状态图如下。计数器需要3个JK触发器，标记为JK1/JK2/JK3.
步骤③卡诺图化简以J2为例，其他的值类似， J2的卡诺图为：
也即J2=BC=Q1Q0，所以简单的与门即可实现。
步骤④的电路原理图为：
步骤⑤的仿真验证计数器的输出为：（LED输出0～6并重复）