脑极体方寸之困：纳米级芯片通关路，原创：方寸之困：纳米级芯片通关路

_本文原题：方寸之困：纳米级芯片通关路
内有隐忧，外有威胁，仍然是困扰我国芯片产业的现实写照。
每当我国自研芯片的技术出现一些成果，就会看到一些网络媒体使用“突破欧美封锁”、“中国弯道超车”的报道出来。
近日，我国的中微半导体在两年前实现的5nm蚀刻机技术现在可以批量生产，并供货给台积电，成为7nm制程之后，唯一进入台积电5nm产线的大陆本土半导体设备厂商。不过在某些自媒体那里，却将这一蚀刻机技术当成了光刻机技术来宣传。这不仅看出人们对芯片技术的陌生，也能看出人们想要“造话题”的急功近利心态。

文章图片
而另一则新闻则没有引起人们更多注意。 4月27日，据路透社的报道，美国商务部出台新规定，将要求美国公司向中国、俄罗斯等国出售集成电路、激光、雷达等某些物品必须获得许可，并且废除了某些美国技术及产品未经许可而出口的例外条款。
美国此举的目的是维护国家安全战略，防止中国通过民用商业等途径获取美国先进技术转为军用。显然，其实质仍然是通过扩大外贸限制，阻止那些采用了美国技术的其他国家的公司向中国输出这些先进技术和设备。
就芯片产业来说，引领当前最先进的7nm、5nm芯片工艺的EUV光刻机一直掌握在荷兰ASML公司手中，而我国大陆数家公司的购买订单都因为“种种原因”而未能引入，其中最主要的原因就是美国政府的阻挠。
现在美国推行的贸易限制将让我国进口这一设备的难度进一步加大，甚至于我们国内从使用这一设备的芯片生产厂商购买芯片，都可能受到影响。
客观来看，我们不仅没有在最先进工艺的芯片制造中实现“弯道超车” ，现在我们其实还处在“整体落后、局部赶上”的跟随阶段。
芯片自研之难，有复杂的大国博弈，有喧嚣的产业竞争，也有隐微的技术之困。本文我们主要从技术之困，来深入到半导体产业的方寸之地，看下当前的芯片的技术难点和下一步发展。
纳米级芯片是如何制造出来的？
1965年，戈登摩尔提出：集成电路上可容纳的元器件的数量每隔18至24个月就会增加一倍，性能也将提升一倍。此后的半个世纪，摩尔定律有效地预测了半导体产业的发展。 1971年， Intel发布了第一个中央处理器4004 ，采用10微米工艺生产，仅包含2300多个晶体管。而如今的一个7nmEUV芯片晶体管多达100亿个。可以想见摩尔定律所揭示的增长魔力。
那么，如何在一个指甲盖大小的晶片上，放置数十亿到上百亿的晶体管呢？
这就需要整体上了解下IC（集成电路）芯片的制造工艺了。 IC芯片的制造可以分为四个阶段，分别是设计、制作、封装和测试，制作又分为硅提纯、切割晶圆、光刻、蚀刻、重复、分层等步骤，其中以IC设计和光刻最为关键。
IC设计是芯片制造的基础。 IC设计要先完成规格制定，以满足硬件的最终使用要求；然后要完成芯片细节的设计，也就是使用硬体描述语言（HDL）将电路描写出来。在规格制定和芯片细节设计完成后，再画出平面的设计蓝图，以完成逻辑合成。最后，将合成完的程式码再放入另一套EDA工具，进行电路布局与绕线（PlaceAndRoute），形成一层层光罩，而最终由光罩叠起合成一枚芯片。

文章图片
（完成电路布局与绕线的分层的光罩，一种颜色为一层光罩）
设计工作完成后，下一步就是芯片的制作。首先，芯片的制作需要一块平滑的基板，称之为“晶圆” 。晶圆是由氧化硅冶炼纯化以及拉晶后得到的单晶硅构成，硅晶圆柱再经过钻石刀的横向切割和抛光之后，才可以形成芯片制造所需的硅晶圆片。