芯片设计|意外的耦合问题越来越多( 二 ) it芯片

电源本身也在发生变化。是德科技电力电子设计软件产品经理 Steven Lee 说：“宽带隙半导体有新技术，使用碳化硅、氮化镓和氧化镓. “正因为如此，电力电子不再以几十千赫兹的频率运行。在某些设计中，我们可能超过了数百千赫兹。随着开关速度的提高，电容器变得更小，电感器变得更小。但是随着这些更高的开关速度，板上的电感器开始成为电压尖峰的更多问题。虽然您可以实现更小的尺寸，但噪音因素（噪音的可能性）变得更大。您必须平衡这项新技术的利弊。这些宽带隙技术有一个学习曲线，更高的开关速度带来了一组非常好的更小的组件。但与此同时，由于电路板上的寄生电感，每个人都看到了更高水平的辐射噪声和电压尖峰问题。 ”
【芯片设计|意外的耦合问题越来越多】较新的问题
有一些问题没有被工具很好地理解或处理。例如， 3D 系统中多个裸片的热问题，或由频率增加引起的问题。
虽然数字频率在近二十年内一直保持不变，但模拟电路却并非如此。 “ SerDes不断突破新的界限， ”Thiagarajan 说。 “如果你采用 PCI 甚至 DDR ，这些频率会不断上升。现在你已经让这些频率在整个芯片上飞来飞去，这给关键信号增加了更多的耦合问题。有模拟信号，例如控制电压的 VCO ，或被认为是许多电路的稳定参考电压的带隙电压。这些对于系统的运行至关重要。如果这些受到这些高频信号的影响，接下来你就会知道你有一个不稳定的 PLL 或 DLL ，这可能会扰乱芯片内的整个生态系统。 ”
随着越来越多的芯片彼此靠近放置，问题变得更加严重。 “运行频率/速度持续增加， ”Hess 说。 “虽然在物理尺寸方面相当小，但从电气角度来看， 3D-IC设计实际上非常大，因此非常复杂。为实现一次成功，设计要求对实际电路布局进行整体模拟，而不是切片、切块和神奇地重新组装。 ”
“根据实际用例，尽可能准确地验证模拟组件至关重要， ”Fraunhofer IIS 自适应系统部工程高级混合信号自动化组经理 Benjamin Prautsch 说。 “其中包括数字微调和/或控制方案、工作点和性能的漂移、切换负载条件或从一个组件到另一个组件的反馈效应或来自封装的影响。对用例、模拟组件和数字组件之间的这些交互进行早期建模是在设计过程早期识别意外行为的关键，从而在设计细节时产生更好的概览并降低风险。 ”
虽然在过去，数字电路对模拟产生不利影响很常见，但这个问题已经变成双向的。 “如果有任何 EM 辐射来自运行在 16GHz 或更高频率的模拟线，它将被本地数字电路接收， ”Movellus 的 Faisal 说。 “根据您拥有的噪声容限，它可能会导致问题。如果您查看数字设计现在是如何关闭的，您会进行非常核心的可靠性和 EM 仿真，然后将其引入时序收敛。同样，对于电源完整性分析，您可以将其引入时序收敛中，以确保您的数字电路能够按设计运行。 ”
此外，越来越多的芯片包含多个无线电，它们的频率也在上升。 “想想一部手机，你可能有 14 个不同的射频系统服务于不同的频段， ”Ansys 的 Carpenter 说。 “你有 GPS ，几个 LTE 频段，你有低端的近场通信，你有潜在的毫米波系统在这些手机的高端。而且必须担心那个紧凑紧凑的包装中的所有东西。如果干扰进入接收器，它可能会破坏其智能接收信号的能力。随着频率的提高，更多的东西变成了有效的天线。
无线电频率正在增加复杂性。是德科技的系统仿真部门经理 Ian Rippke 说：“过去，您可以很容易地对无源器件进行建模，但有一些损失，或者更复杂一些，例如 S 参数模型。 ” “但在 25GHz、39GHz、商用无线频率或高达 77GHz 的汽车雷达，或者看一下推动 100+ GHz 的新兴 6G 环境，在这些频率上没有什么是无源的。一切都在寻找辐射和传播的方法。无论是数字组件还是射频组件，在某些时候，封装看起来不再像传统的大于四分之一波长的封装，而是开始对整体信号产生一些实际影响。 ”
另一个在 2.5D 和 3D 系统中变得越来越重要的耦合是热耦合。 “随着设计人员减小设备尺寸并集成更多组件，热管理对于确保产品寿命和减少平均故障间隔时间 (MTBF) 至关重要， ”Hess 说。 “必须对整个设计进行整体仿真，以确保其电气可行性，以及其电热可行性。 ”