■用钱堆出来的FinFET工艺

目前，全球FinFET（立体）工艺已迈入5纳米制程， FD-SOI（平面）工艺也迈进了12纳米进程。但英特尔、台积电、三星都在准备3纳米甚至2纳米工艺。据悉针对下一个节点3纳米，正在开发一种全新设计的晶体管（GAA-FET ， gate-all-around Field-Effect Transistor），和目前使用的FinFET又不一样。
但不管是先前的MOSFET、当下的FinFET还是未来的GAA ，虽然形状和材料发生了变化，但其本征没有变，说到底都是场效应晶体管（FET ， Field-Effect Transistor）。场效应晶体管自1959年发明以来，包含同样的基本结构：栅极（Gate）、源极（Source）、漏极（Drain）。
今天我们就来谈谈FinFET 。
FinFET工艺的概念
FinFET称为鳍式场效应晶体管（Fin Field-Effect Transistor），是由美籍华人科学家胡正明（Chenming Hu ）教授在1999年提出来的。其中的Fin在构造上与鱼鳍非常相似，所以称为“鳍式” ， FET的全名是“场效应晶体管” 。当时胡正明教授在加州大学领导一个由美国国防部高级研究计划局（DARPA）出资赞助的研究小组，当时他们的研究目标是CMOS技术如何拓展到25nm领域。当时的研究结果显示有两种途径可以实现这种目的：一是立体型结构的FinFET ，另外一种是基于SOI的超薄绝缘层上硅体技术（UTB-SOI ，也就是现在常说的FD-SOI技术）。
FinFET是一种新的互补式金属氧半导体（CMOS）晶体管，源自于传统标准的“场效应晶体管”的一项创新设计。
传统MOSFET结构是平面的，只能在栅门的一侧控制电路的接通与断开。但是在FinFET架构中，栅门（Gate）被设计成类似鱼鳍的叉状3D架构，可于电路的两侧控制电路的接通与断开。这种叉状3D架构不仅能改善电路控制和减少漏电流（leakage），同时让晶体管的栅长大幅度缩减。目前，英特尔的14纳米工艺中晶体管的栅长已经缩短至20纳米，三星的5纳米工艺中已经缩短至10纳米，未来还有可能缩短至7纳米，约是人类头发宽度的万分之一。
FinFET工艺的进展
当时（约在2000年），胡正明研究小组认为要让UTB-SOI正常工作，绝缘层上硅膜的厚度应限制在栅长的四分之一左右。对25nm栅长的晶体管而言，胡正明教授团队认为UTB-SOI的硅膜厚度应被控制在5nm左右。限于当时的技术水平，由于产业界认为要想制造出UTB-SOI上如此薄的硅膜实在太困难了，于是产业界开足马力研发FinFET技术。
最早使用FinFET工艺的是英特尔，他们在2011年推出的第三代酷睿处理器就开始使用22纳米（nm）FinFET工艺，随后全球各大半导体厂商积极跟进，陆续转进到FinFET工艺中。接下来的工艺节点五分八门，恨不得把10以内的数字都用上，英特尔的节点包括22纳米、14纳米、10纳米、7纳米， IBM或IBM联盟的22纳米、14纳米、10纳米、7纳米，台积电有16纳米、12纳米、10纳米、7纳米、6纳米、5纳米，三星14纳米、11纳米、10纳米、8纳米、7纳米、5纳米、4纳米，中芯国际14/12/N+1纳米，格罗方德的14纳米、12纳米、7纳米、联电的14纳米。

本文插图

本文插图
有关各家工艺的更多参数对比可联系芯思想。
FinFET工艺七大玩家
根据芯思想研究院提供的资料，全球目前有七家公司已经开始量产或即将量产FinFET工艺，按照转入的时间顺序，分别是英特尔、台积电、三星、格芯、联电、中芯国际、华虹集团。当然还有IBM ，但是IBM已经将半导体部门出售给格芯了。我们来了解一下七大玩家的情况吧！
英特尔（Intel）