可选的弹性FIFO释放区间为（1Release zoneK.b）或者（K.bRelease zoneK） ， 第一种情况将会在第N+1个多帧周期位置输出对齐后的数据 ， 确定性延迟将会是的情形；第二种情况将会在第N个多帧 。

【特选材料|jesd204b_FPGA实现[特选材料]】15、周期位置数据对齐后的数据 ， 确定性延迟将会是的情形 。
7 FPGA实现JESD204B CLASS1的功能仿真图本次设计中：多帧K = 32 ， 帧长F= 1；高速接口收发送端数据 ， 共8路GTX ， 每一路的发送数据时钟采用的是相同的1、初始化数据BC段 ， 和初始化的4个多帧数据；2、发送的数据3、接收端8路接收数据 ， GTX接收侧 ， 每一路数据字节和相位是没有对齐的4、接收数据字节对齐处理5、接收侧数据相位对齐6、解扰码和字节替换后的数据7、发送端数据发送的是8h12 ， 没有使能扰码 ， 下面是字节替换部分红色部分是替换后的输出数据 ， 黄色部分是原始数据8、发送端数据发送的是8h 12 ， 使能扰码 ， 下面是字节替换部分红色部分是替换后的输出数据 ， 黄色部分是原始数据9、发送端数据发送的是递增数据 ， 使能扰码 ， 下面是字节替换部分红色部分是替换后的输出数据 ， 黄色部分是字节替换的原始数据10、接收端字节替换和解扰码的数据黄色是输入数据 ， 红色是字节替换和解扰码的数据注：高速接口设置的8B10B字节对齐在检测到4个及以上K28.5后需要将对齐方式设置成手动模式0 ， 或者设置成只检测8B10B中逗号的正或者负信号进行对齐 。
技术交流：QQ 568327428 。
13材料a 。

来源：(未知)

【学习资料】网址：/a/2021/0321/0021742853.html

标题：特选材料|jesd204b_FPGA实现[特选材料]( 三 )