超越 i9-10900K！AMD Ryzen 5000系列处理器Zen 3架构分析蓝字关注我们来源：EETOP整理自

蓝字关注我们
文章插图
来源：EETOP整理自techbang 作者：李文恩
在过去很长的一段时间中， AMD一直无法在桌面处理器的单核心性能领先Intel ，只能靠着在单一处理器封装塞入更多核心，以及设定较低的价格，与对手在市场相互拼搏，然而AMD却透过Ryzen 5000系列处理器反转此一情况，就让我们一起来看看Zen 3架构的改变之处。
重新设计整体架构
AMD在2017年的时候就曾宣示，他们将提供世界上最好的桌面处理器（We wanted to deliver the best desktop processors in the world andchange the industry along the way.），如今他们透过Zen 3架构的Ryzen 5000系列处理器达成这一目标，我们通过性能实测，看到Ryzen 9 5900X的性能确实能超越其主要竞争对手Intel Core i9-10900K 。
继AMD先前推出的Zen与Zen 2架构后， Zen 3的是款完全重新设计（Ground-up Redesign）的处理器架构，包含强化前端、执行引擎、存取、SoC架构等部分都经过改善，并带来了显著的性能与功能提升。
【超越 i9-10900K！AMD Ryzen 5000系列处理器Zen 3架构分析】强化前端的目标为增加大量分枝的大型程序预取（Fetching）性能，尤其在大量分枝的大型程序，将L1分枝预测的缓冲区加倍至1024个，并增加分枝预测器的通道宽度，增加预测错误的回复速度，提升循序预取性能，并让切换cache流水线的粒度更细。
在执行引擎部分，新架构的设计目标为缩短延迟并加大架构以提高指令等级平行化（ILP ， Instruction-Level Parallelism）的能力，在整数数据取用器、整数窗口、浮点数通道宽度、浮点数乘积累加运算等部分也都进行最佳化与性能提升。
存取方面的改良目标为扩大架构并强化预取能力，以满足执行引擎所需的更大量数据吞吐量，数据读取与写入的时钟频率较Zen 2皆有所提升。
文章插图
Zen架构的旅程始于2017年，到现在已经进入Zen３世代。
文章插图
Zen３改进的重点为提升IPC/单核心性能、降低延迟、提升功耗效率。
文章插图
Zen３重新设计整个处理器，前端、执行引擎、存取、SoC架构都有改进。
文章插图
预取与解码区块的架构也有所更新，以降低分支预测的延迟。
文章插图
Zen 3透过多项功能改善，达到IPC平均提升19%的成就。
文章插图
这19%来自Cache预取、执行引擎、分枝预测、微指令Cache、前端、存取等各项性能改进的贡献。
打破CCX屏障
Zen 3的另一项重大改进，就是改进了SoC架构，目标同样以降低延迟为主，同时缩短处理器核心对核心、核心对Cache、主存储器等数据存取的延迟，并将L3Cache丛集增大1倍。
在Zen 2架构的设计中，单一处理器封装最多可以容纳2组CCD（Compute Die ，运算裸片）与1组IOD（Input/Output Die ，输出入裸片），每组CCD最多可以容纳2组CCX（Core Complexes ，核心复合体），而每组CCX最多可以容纳4个处理器核心。举例来说，可以透过2组具有4个处理器核心的CCX ，组成1组CCD ，达成8核心处理器配置。
而Zen 3则将CCX可以容纳的核心数提升至8个，每组CCD则只能容纳1组CCX 。因此8核心处理器会有1组具有8个处理器核心的CCX ，组成1组CCD 。
这样最大的好处是可以把原本每组丛集只能容纳4个核心的架构，改变为可以容纳8个核心，且把原本的2组16MB L3 Cache存储器，合并为1组32MB的组态。
如此一来可以缩短处理器核心之间通讯的延迟，例如在Zen 2架构中如果位于不同CCX的处理器核心的需要沟通，则某核心需透过Infinity Fabric将数据传至IOD ，再由IOD交至另一核心，将会因为传输延迟而影响性能，若处理器核心位于同一CCX则无此问题。
另一方面，统一的32MB L3 Cache存储器也比拆分为2组16MB更具效率，且能容纳更大笔的数据，有助于提升游戏性能表现。
在制程方面， Zen 3的CCD采用与Zen 2一样的台积电7nm节点制程，并继承在Ryzen 3000XT系列处理器所纳入的设计改良，因此能再次推升最高时脉。 IOD则完全延用先前12nm制程与设计，并让处理器相容于先前推出的500、400系列芯片片组。