芯片|台积电传来消息,揭露ASML公司“软肋”,外媒:没想到问题这么大

芯片|台积电传来消息,揭露ASML公司“软肋”,外媒:没想到问题这么大

文章图片

芯片|台积电传来消息,揭露ASML公司“软肋”,外媒:没想到问题这么大

文章图片

芯片|台积电传来消息,揭露ASML公司“软肋”,外媒:没想到问题这么大

文章图片



随着芯片制程工艺的更新迭代 , EUV光刻机成为了当前炙手可热的高尖端设备 , 作为目前唯一能够生产EUV光刻机的企业 , ASML公司可谓是赚得盆满钵满 。
EUV光刻机是全人类的智慧结晶 , 科技含量高得离谱 , 但它也不是一款十全十美的产品 , 各种“隐疾”不断被揭露 。
近日 , 据外媒报道 , 台积电3nm制程工艺芯片的良品率非常低 , 仅达到了70%!

台积电以先进的芯片制程工艺 , 超高的良品率稳坐芯片代工市场的头把交椅 , 为何3nm工艺的良品率会这么低呢?根源还是在于“随机效应” 。
光刻机的工作原理通过对光线的利用 , 将设计好的集成电路线路图刻画在硅晶圆上 , 在这个工程中 , 会出现一个“随机效应” , 且会随着芯片制程工艺的提升 , “随机效应”就越严重 。 “随机效应”不断会影响芯片的良品率 , 还会导致芯片存在各种各样的缺陷 , 如性能低、发热等 。

当然了 , “随机效应”发生的概率并不是没有办法降低 , 科学家们通过摸索 , 终于找到了有效的解决办法 , 就是利用“光罩” 。
据悉 , 芯片制程工艺越高 , 需要的光罩就越多 。 但是 , EUV光罩的生产良率并不高 , 成为芯片制造企业无法大规模提升高端芯片产能的一个重要因素 。
为了降低对光罩的使用 , 提升产能 , 降低制造成本 , 台积电的3nm工艺推出了三个版本 , 分别为N3、N3e和N3b , 其中 , N3e采用20层光罩 , N3会采用24层 , N3b采用光罩的数量会更多 。

值得一提的是 , 台积电虽然通过降低光罩的使用数量 , 提升了产能 , 已经降低了制造成本 , 但这种方案也有一定的隐患 , 就是制造出来的芯片 , 性能很难达到预期 , 甚至会影响产品的正常使用 。
EUV光刻机极高的“随机效应” , 以及EUV光罩的低产能 , 将会成为ASML公司进一步提升行业话语权的“短板” , 毕竟任何一家企业也无法接受存在缺陷的芯片 。
台积电在3nm制程工艺上的动作 , 一起了各界人士的广泛关注 , 多家外媒纷纷发文表示:没想到EUV光刻机存在这么大的问题 , 在“随机效应”问题没有得到有效解决之前 , 3nm芯片很难实现大规模商用!

其实 , EUV光刻机的短板在4nm芯片上就彻底地暴露了出来 。 两个月前 , 高通的4nm芯片正式实现商用 , 各种问题也随之而来 , 引起了各界的不满 , 卢伟冰甚至说出了“这个破芯片 , 做事不能令人满意 , 高通需要加油了”这样的话 。
前不久 , ASML公司利用在行业内的影响力 , 在没有任何证据的情况下 , 认定我国高新技术企业东方晶源侵权 , 并要求客户终止与后者的合作 , 但不知随着EUV光刻机“短板”的暴露 , ASML公司在今后的行事中 , 还会不会这么霸道!

【芯片|台积电传来消息,揭露ASML公司“软肋”,外媒:没想到问题这么大】目前 , 我国在芯片领域已经实现“换道超车” , 多款量子芯片已经问世 , 相信用不了多久 , 我们就能降低对ASML公司的依赖 , 掌握芯片领域的话语权 。