新智造|芯片巨头们都在争相研发的3D封装关键技术究竟有多难？( 二 ) 与现有的堆叠和结合方法相比

2.5D封装和3D封装的类型众多，高带宽存储器（HBM）就是一种3D封装类型，这一方法是将DRAM裸片堆叠在一起。将逻辑堆叠在逻辑上或将逻辑置于内存上的方法也正在出现。英特尔产品集成总监RamuneNagisetty表示，逻辑堆叠在逻辑上的方法还没有普及，逻辑堆叠在内存上的方法目前正在兴起。
在封装中，目前备受关注的是小芯片。小芯片本身不是一种封装类型，但芯片制造商的库中可以拥有一个模块化裸片或多种小芯片，客户可以混合搭配这些芯片，并使用封装中裸片对裸片（Die-to-Die）的互连方案进行连接。
小芯片可以存在于现有的封装类型或新的体系架构中。 “这是一种架构方法， ”UMC（联华电子）负责业务开发的副总裁WalterNg说， “它正在为任务需求优化解决方案，这些需求包括速度、热量、功率等性能，有时还需要考虑成本因素。 ”
当下最先进的2.5D封装和3D封装是供应商所使用的现有互连方案和晶圆键合器。在这些封装中，使用铜凸块或铜柱堆叠和连接裸片，基于焊接材料，凸块和支柱在不同的设备之间提供小而快速的电气连接。
最先进的微型凸块的间距是40μm至36μm ，这里的间距包括一定的空间距离，例如40μm间距就是25μm的铜柱加上15微米的空间距离。
对于细间距的要求，业界使用热压缩连接（TCB）。用一个TCB键合器取出一块裸片，并将其凸块与另一块裸片的凸块对齐，再用压力和热力将凸块键合起来。不过， TCB过程缓慢，且铜凸块也正在逼近物理极限。一般而言，视极限间距为20μm ，但也有一部分人在尝试延伸凸点间距。
Imec正在开发一种使用TCB实现的10μm间距技术， 7μm和5μm也正在研发中。 “40μm凸块间距有足够的焊接材料来补偿电流变化。当缩放到10μm或更小的间距时，情况将会发生变化， ”Imec的高级科学家JaberDerakhshandeh在最近的ECTC会议上的一篇论文中说， “在细间距的微泵中，电流量和良好的连接取决于TCB工具的精度、错位、倾斜以及焊料的变形量。 ”
为了延长微型凸块的发展寿命， Imec开发了一种金属垫板工艺，同以前一样，裸片上仍然有微型凸块，不同的是，在Imec工艺中，裸片上还有假金属微凸块，这类凸块类似于支撑架构的小梁。
Derakhshandeh说：“在3D裸片对晶圆的堆叠中引入了一个假金属微凸块，以减小TCB工具的倾斜误差，并控制焊料变形，从而使粘合裸片不同位置的电阻和成形接头的质量相同。 ”
混合键合是TCB的补充
—
在某些时候，微型凸块/支柱和TCB可能会用光，这时候就需要混合键合，它可以用在微凸技术碰壁后或者在此前插入。
不过微型凸块不会很快在市场上消失，微型凸块和混合键合技术都将在市场上占据一席之地，这取决于具体的应用。
目前混合键合技术正在发展，台积电最有发言权，其正在研究一种叫做集成芯片系统（SoIC）的技术。使用混合键合，台积电的SoIC技术可以实现低于微米的键合间距。据悉， SoIC的缓冲垫间距是现有方案的0.25倍。高密度版本可以实现10倍以上的芯片到芯片的通信速度，高达近2000倍的带宽密度和20倍的能源效率。
台积电的SoIC计划于2021年投入生产，可以实现小间距HBM和SRAM存储立方体以及类似3D的芯片架构。台积电研究员MFChen在最近的一篇论文中说，与当今HBM相比， “继承了SoIC的DRAM存储器立方体可以提供更高的存储器密度、带宽和功率效率。 ”
台积电正在开发芯片对晶圆（Chip-to-Wafer）的混合键合技术。晶圆键合已经在微机电系统（MEMS）和其他应用中使用多年，且类型众多。 “微电子和微机电系统的制造和封装依赖于两个基板或晶片的键合， ”BrewerScience的高级研究化学家XiaoLiu说道， “在微机电系统的制造过程中，器件晶圆将被粘合到另一个晶圆上，以保护敏感的MEMS结构。直接键合技术（例如熔融键合和阳极键合）或间接键合技术（例如金属共晶、热压键合和胶粘剂键合）都是常用的方法。使用胶粘剂作为两个基板之间的中间层，处理会更加灵活。 ”