TTL和带缓冲的TTL信号 _小知识

TTL 和带缓冲的 TTL 信号.txt 不相信永远,不拥有期待,不需要诺言当你不能再拥有的时候，
唯一可以做的，就是令自己不要忘记。王子之所以能口奂酉星目垂美人是因为王子用心了
我能口奂酉星什么 TTL(逻辑门电路)
全称 Transistor-Transistor Logic,即 BJT-BJT 逻辑门电路，是数字电子技术中常用的
一种逻辑门电路，应用较早，技术已比较成熟。TTL 主要有 BJT（Bipolar Junction Transistor
即双极结型晶体管，晶体三极管）和电阻构成，具有速度快的特点。最早的 TTL 门电路是 74
系列，后来出现了 74H 系列，74L 系列，74LS,74AS,74ALS 等系列。但是由于 TTL 功耗大等缺
点，正逐渐被 CMOS 电路取代。
TTL 门电路有 74（商用）和 54（军用）两个系列，每个系列又有若干个子系列。
TTL 电平信号:
TTL 电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V 等价于逻辑"1"，
0V 等价于逻辑"0"，这被称做 TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器
控制的设备内部各部分之间通信的标准技术。
TTL 电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机
处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外 TTL 电平信
号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理
器控制的设备内部的数据传输是在高速下进行的，而 TTL 接口的操作恰能满足这个要求。TTL
型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过 10 英尺的距离就
不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问
题，这些问题对可靠性均有影响；另外对于并行数据传输，电缆以及连接器的费用比起串行
通信方式来也要高一些。
1，TTL 电平
输出高电平>2.4V,输出低电平<0.4V 。在室温下，一般输出高电平是 3.5V，输出低电平
是 0.2V 。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是 0.4V 。
2，CMOS 电平：
1 逻辑电平电压接近于电源电压，0逻辑电平接近于 0V 。而且具有很宽的噪声容限。
3，电平转换电路：
因为 TTL 和 COMS 的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时
需要电平的转换：就是用两个电阻对电平分压。
4，OC 门，即集电极开路门电路，OD 门，即漏极开路门电路，必须外界上拉电阻和电源
才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做
驱动门电路。
5，TTL 和 COMS 电路比较：
1）TTL 电路是电流控制器件，而 coms 电路是电压控制器件。
2）TTL 电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS 电路的速度慢，
传输延迟时间长(25-50ns),但功耗低。COMS 电路本身的功耗与输入信号的脉冲频率有关，频
率越高，芯片集越热，这是正常现象。
3）COMS 电路的锁定效应：

COMS 电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增
大。这种效应就是锁定效应。当产生锁定效应时，COMS 的内部电流能达到 40mA 以上，很容
易烧毁芯片。
防御措施：
1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路，防止 VDD 端出现瞬间的高压。
3）在 VDD 和外电源之间加线流电阻，即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启 COMS 电路得电源，
再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭 COMS 电路的
电源。
6，COMS 电路的使用注意事项
1）COMS 电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，
不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的
电流限制在 1mA 之内。
3）当接长信号传输线时，在 COMS 电路端接匹配电阻。
4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为 R=V0/1mA.V0
是外界电容上的电压。
5）COMS 的输入电流超过 1mA，就有可能烧坏 COMS 。
7，TTL 门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
2）在门电路输入端串联 10K 电阻后再输入低电平，输入端出呈现的是高电平而不是低
电平。因为由 TTL 门电路的输入端负载特性可知，只有在输入端接的串联电阻小于 910 欧时，
它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。
这个一定要注意。COMS 门电路就不用考虑这些了。
8，TTL 电路有集电极开路 OC 门，MOS 管也有和集电极对应的漏极开路的 OD 门，它的
输出就叫做开漏输出。OC 门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那
是因为当三机管截止的时候，它的基极电流约等于 0，但是并不是真正的为 0，经过三极管的
集电极的电流也就不是真正的 0，而是约 0 。而这个就是漏电流。开漏输出：OC 门的输出就
是开漏输出；OD 门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。
所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD 门一般作为输
出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。
9，什么叫做图腾柱，它与开漏电路有什么区别？
TTL 集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做 OC 门。因
为 TTL 就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾
式输出，高电平 400UA，低电平 8MA
请问什么是 TTL 电平，什么是 CMOS 电平，他们的区别？
1.CMOS 是场效应管构成，TTL 为双极晶体管构成
2.COMS 的逻辑电平范围比较大（5～15V），TTL 只能在 5V 下工作
3.CMOS 的高低电平之间相差比较大、抗干扰性强，TTL 则相差小，抗干扰能力差
4.CMOS 功耗很小，TTL 功耗较大（1～5mA/门）
5.CMOS 的工作频率较 TTL 略低，但是高速 CMOS 速度与 TTL 差不多相当。

TTL 高电平 3.6~5V，低电平 0V~2.4V
CMOS 电平 Vcc 可达到 12V
CMOS 电路输出高电平约为 0.9Vcc，而输出低电平约为
0.1Vcc 。
CMOS 电路不使用的输入端不能悬空，会造成逻辑混乱。
TTL 电路不使用的输入端悬空为高电平
另外，CMOS 集成电路电源电压可以在较大范围内变化，因而对电源的要求不像 TTL 集成电路
那样严格。
用 TTL 电平他们就可以兼容
TTL:Transistor-Transistor Logic,即逻辑门电路
CMOS:Complementary Metal Oxide Semiconductor
指互补金属氧化物(PMOS 管和 NMOS 管)共同构成的互补型 MOS 集成电路
肯定可以互连，都可以用于数字集成电路。
使用 CMOS 集成电路需注意的几个问题
集成电路按晶体管的性质分为 TTL 和 CMOS 两大类，TTL 以速度见长，CMOS 以功耗低而著称，
其中 CMOS 电路以其优良的特性成为目前应用最广泛的集成电路。在电子制作中使用 CMOS 集
成电路时，除了认真阅读产品说明或有关资料，了解其引脚分布及极限参数外，还应注意以
下几个问题：
1、电源问题
（1） CMOS 集成电路的工作电压一般在 3－18V，但当应用电路中有门电路的模拟应用（如脉
冲振荡、线性放大）时，最低电压则不应低于 4．5V 。由于 CMOS 集成电路工作电压宽，故使
用不稳压的电源电路 CMOS 集成电路也可以正常工作，但是工作在不同电源电压的器件，其输
出阻抗、工作速度和功耗是不相同的，在使用中一定要注意。
（2）CMOS 集成电路的电源电压必须在规定范围内，不能超压，也不能反接。因为在制造过
程中，自然形成许多寄生二极管，如图 1所示为反相器电路，在正常电压下，这些二极管皆
处于反偏，对逻辑功能无影响，但是由于这些寄生二极管的存在，一旦电源电压过高或电压
极性接反，就会使电路产生损坏。
2、驱动能力问题
CMOS 电路的驱动能力的提高，除选用驱动能力较强的缓冲器来完成之外，还可将同一个芯片
几个同类电路并联起来提高，这时驱动能力提高到 N 倍（N为并联门的数量）。如图 2 所示。
3、输入端的问题
（1）多余输入端的处理。CMOS 电路的输入端不允许悬空，因为悬空会使电位不定，破坏正
常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也
极易造成栅极感应静电而击穿。所以"与"门，"与非"门的多余输入端要接高电平，"或"
门和"或非"门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，
则可以将多余输入端与使用端并联。
（2）输入端接长导线时的保护。在应用中有时输入端需要接长的导线，而长输入线必然有较
大的分布电容和分布电感，易形成 LC 振荡，特别当输入端一旦发生负电压，极易破坏 CMOS

中的保护二极管。其保护办法为在输入端处接一个电阻，如图 3所示， R＝VDD／1mA 。
（3）输入端的静电防护。虽然各种 CMOS 输入端有抗静电的保护措施，但仍需小心对待，在
存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化
纤织物中。组装、调试时，工具、仪表、工作台等均应良好接地。要防止操作人员的静电干
扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。对器
件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。
（4）输入信号的上升和下降时间不易过长，否则一方面容易造成虚假触发而导致器件失去
正常功能，另一方面还会造成大的损耗。对于 74HC 系列限于 0．5us 以内。若不满足此要求，
需用施密特触发器件进行输入整形，整形电路如图 4 所示。
（5）CMOS 电路具有很高的输入阻抗，致使器件易受外界干扰、冲击和静电击穿，所以为了
保护 CMOS 管的氧化层不被击穿，一般在其内部输入端接有二极管保护电路，如图 5 所示。
其中 R 约为 1．5－2．5KΩ 。输入保护网络的引入使器件的输入阻抗有一定下降，但仍在 108
Ω以上。这样也给电路的应用带来了一些限制：
（A）输入电路的过流保护。CMOS 电路输入端的保护二极管，其导通时电流容限一般为 1mA 在
可能出现过大瞬态输入电流（超过 10mA）时，应串接输入保护电阻。例如，当输入端接的信
号，其内阻很小、或引线很长、或输入电容较大时，在接通和关断电源时，就容易产生较大
的瞬态输入电流，这时必须接输入保护电阻，若 VDD＝10V，则取限流电阻为 10KΩ即可。
（B）输入信号必须在 VDD 到 VSS 之间，以防二极管因正向偏置电流过大而烧坏。因此在工
作或测试时，必须按照先接通电源后加入信号，先撤除信号后关电源的顺序进行操作。在安
装，改变连接，拔插时，必须切断电源，以防元件受到极大的感应或冲击而损坏。
（C）由于保护电路吸收的瞬间能量有限，太大的瞬间信号和过高的静电电压将使保护电路失
去作用。所以焊接时电烙铁必须可靠接地，以防漏电击穿器件输入端，一般使用时，可断电
后利用电烙铁的余热进行焊接，并先焊其接地管脚。
（D）要防止用大电阻串入 VDD 或 VSS 端，以免在电路开关期间由于电阻上的压降引起保护二
极管瞬时导通而损坏器件。
4、CMOS 的接口电路问题
（1）CMOS 电路与运放连接。当和运放连接时，若运放采用双电源，CMOS 采用的是独立的另
一组电源，即采用如图 6 所示电路，电路中，VD1、VD2 为钳位保护二极管，使 CMOS 输入电
压处在 10V 与地之间。15KΩ的电阻既作为 CMOS 的限流电阻，又对二极管进行限流保护。若
运放使用单电源，且与 CMOS 使用的电源一样，则可直接相连。
（2）CMOS 与 TTL 等其它电路的连接。在电路中常遇到 TTL 电路和 CMOS 电路混合使用的情况，
由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同，因此他们之间
的连接必须通过电平转换或电流转换电路，使前级器件的输出的逻辑电平满足后级器件对输
入电平的要求，并不得对器件造成损坏。逻辑器件的接口电路主要应注意电平匹配和输出能
力两个问题，并与器件的电源电压结合起来考虑。下面分两种情况来说明：
（A）TTL 到 CMOS 的连接。用 TTL 电路去驱动 CMOS 电路时，由于 CMOS 电路是电压驱动器件，
所需电流小，因此电流驱动能力不会有问题，主要是电压驱动能力问题，TT L 电路输出高电
平的最小值为 2．4V，而 CMOS 电路的输入高电平一般高于 3．5V，这就使二者的逻辑电平不
能兼容。为此可采用图 7 所示电路，在 TTL 的输出端与电源之间接一个电阻 R（上拉电阻）
可将 TTL 的电平提高到 3．5V 以上。
若采用的是 OC 门驱动，则可采用如图 8所示电路。其中 R为其外接电阻。R 的取值一般在 1
－4．7KΩ 。

（B） CMOS 到 TTL 的连接。CMOS 电路输出逻辑电平与 TTL 电路的输入电平可以兼容，但 CMOS
电路的驱动电流较小，不能够直接驱动 TTL 电路。为此可采用 CMOS／TTL 专用接口电路，如
CMOS 缓冲器 CC4049 等，经缓冲器之后的高电平输出电流能满足 TTL 电路的要求，低电平输
出电流可达 4mA 。实现 CMOS 电路与 TTL 电路的连接，如图 9 所示。需说明的时，CMOS 与 TTL
电路的接口电路形式多种多样，实用中应根据具体情况进行选择。
5、输出端的保护问题
（1）MOS 器件输出端既不允许和电源短接，也不允许和地短接，否则输出级的 MOS 管就会因
过流而损坏。
（2）在 CMOS 电路中除了三端输出器件外，不允许两个器件输出端并接，因为不同的器件参
数不一致，有可能导致 NMOS 和 PMOS 器件同时导通，形成大电流。但为了增加电路的驱动能
力，允许把同一芯片上的同类电路并联使用。
（3）当 CMOS 电路输出端有较大的容性负载时，流过输出管的冲击电流较大，易造成电路失
【TTL和带缓冲的TTL信号】效。为此，必须在输出端与负载电容间串联一限流电阻，将瞬态冲击电流限制在 10mA 以下。