与非网■台积电最新策略：砸钱( 三 ) 2019年台积电营收346.3亿美元

还有就是从2010年开始，台积电从ASML购得第一台EUV（第一代EUV机型NXE:3100）至今，台积电拥有超过30台EUV光刻机，约占全球EUV光刻机总出货量的一半。这也是台积电产能保障的一部分。
布局高端封装，形成客户粘性
2008年开始先进封装布局。首先成立集成互连与封装技术整合部门， 2009年开始战略布局三维集成电路（3DIC）系统整合平台。在新竹、台南、桃园、台中建有四座先进封测厂。
目前，台积电先进封装技术WLSI（Wafer-Level-System-Integration）平台包括既有的CoWoS封装、InFO封装，以及针对物联网芯片的晶圆级封装（WLCSP），还将于2021年推出系统级整合芯片（SoIC ， System-on-integrated-chips）封装技术，阵容更加齐整、坚强。
1、CoWoS
CoWoS主要针对高性能计算（HighPerformanceComputing ， HPC）市场。
2011年推出2.5DInterposer技术CoWoS（ChiponWaferonSubstrate ，晶圆基底封装）。张忠谋在第三季法说会上放言，台积电要进军封装领域。此举震撼半导体业界，特别是封装业界。第一代CoWoS采用65纳米工艺，线宽可以达到0.25μm ，实现4层布线，为FPGA、GPU等高性能产品的集成提供解决方案。到2013年量产时，可编程逻辑门阵列供应赛灵思（Xilinx）型号为“Virtex-72000TFPGA”的28纳米产品是最具代表性的CoWoS产品之一。目前CoWoS已经获得赛灵思（Xilinx）、英伟达（nVIDIA）、超微半导体（AMD）、富士通（Fujitsu）谷歌（Google）、华为海思（HiSilicon）等高端HPC芯片订单。
2019年第三季CoWoS技术目前已经扩展至7纳米，能够在尺寸达二倍光罩大小的硅基板（SiliconInterposer）上异质整合多颗7纳米系统单晶片与第二代高频宽存储器（HighBandwidthMemory2 ， HBM2）。
值得注意的是，在VLSISymposium会上，台积电展示了自己为高性能计算平台设计的一颗名为“This”小芯片（Chiplet），采用7纳米工艺，面积大小仅仅27.28平方毫米（4.4x6.2mm），采用CoWos封装技术，双芯片结构，其一内建4个CortexA72核心，另一内建6MiB三级缓存。 This的标称最高主频为4GHz ，实测达到了4.2GHz（1.375V）。同时，台积电还开发了称之为LIPINCON互连技术，信号数据速率8GT/s 。

文章图片
2、InFO
InFO技术成功应用于追求高性价比的移动通讯市场， AP产品是其主要客户。
2016年台积电推出的InFO技术是最具代表性的扇出封装技术， InFO带动了整个业界研发三维扇出堆叠技术的热潮。
InFO是将CoWoS结构尽量简化，最后出来一个无须硅中介层的精简设计，可以让芯片与芯片之间直接连结，减少厚度，成本也相对较CoWoS低廉，但又能够有良好的表现，适用于追求性价比的移动通信领域，在手机处理器封装中，减低30%的厚度，腾出宝贵的手机空间给电池或其他零件。这就是2016年首次开始在苹果的A10处理器中采用InFO封装，首度用在苹果iPhone7与iPhone7Plus中。 InFO成为台积电独占苹果A系列处理器订单的关键。

文章图片
图1台积电InFO技术
（图片来源：C.F.Tsengetal.,ECTC2016,pp1）
图1展示了台积电InFO技术，通过将芯片埋入模塑料，以铜柱实现三维封装互连。 InFO技术为苹果A10、A11、A12处理器和存储器的PoP封装提供了新的封装方案，拓展了WL-FO的应用，让Fan-Out技术成为行业热点。
台积电InFO技术的成功得益于强大的研发能力和商业合作模式。推出InFO技术，是为了提供AP制造和封装整体解决方案，即使在最初良率很低的情况下，台积电也能持续进行良率提升，这对封测厂来说是不可能的。