简单组合逻辑电路的设计实验报告

1、设计用与非门及用异或门、与门组成的半加器电路 。要求按本文所述的设计步骤进行 , 直到测试电路逻辑功能符合设计要求为止 。
2、设计一个一位全加器 , 要求用异或门、与门、或门组成 。
3、设计一位全加器,要求用与或非门实现 。
4、设计一个对两个两位无符号的二进制数进行比较的电路;根据第一个数是否大于、等于、小于第二个数 , 使相应的三个输出端中的一个输出为“1”,要求用与门、与非门及或非门实现 。
时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关 。
扩展资料
在asic设计和pld设计中组合逻辑电路设计的最简化是很重要的,在设计时常要求用最少的逻辑门或导线实现 。在asic设计和pld设计中需要处理大量的约束项,值为1或0的项却是有限的,提出组合逻辑电路设计的一种新方法 。
【简单组合逻辑电路的设计实验报告】
与逻辑表示只有在决定事物结果的全部条件具备时,结果才发生 。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现,因而可以表示输出变量为1的这个组合 。