技术文章—FPGA的单线聚合（SWA）优势( 二 ) 在电子系统中

iCE40 UltraPlus FPGA
为了更好地阐述本文内容，我们需要简单了解一下实现单线聚合的器件。 iCE40 UltraPlus FPGA拥有灵活的逻辑架构、2800或5280个4输入查找表（LUT）、可定制的通用I/O（GPIO）、多达80 Kb的嵌入式存储块（EBM）和多达1 Mb嵌入式SRAM 。
iCE40 UltraPlus FPGA可以在大多数应用中实现超低功耗的高级处理功能，其静态电流低至75 uA ，工作电流低至1-10 mA 。此外iCE40 UltraPlus FPGA还提供多种封装选项，满足各类应用的需求：2.15 x 2.50 mm超小尺寸WLCSP封装专为消费电子和物联网设备优化， 0.5 mm引脚间距的7 x 7 mm QFN封装则可以满足成本优化型应用的需求。
由于配置位流可以直接加载到基于SRAM的配置单元中，因此iCE40 UltraPlus FPGA可以反复地重新编程。这样设计人员可尝试使用不同的设计和位流，是项目原型开发阶段的最佳选择。
如果在产品中使用基于SRAM的iCE40 UltraPlus器件，那么可以通过板上MCU或从外部SPI闪存设备来加载配置。
另外， iCE40 UltraPlus FPGA还包含一次性可编程（OTP）片上非易失性配置存储器（NVCM），非常适合大规模量产。对NVCM进行编程后，器件将自动、快速且安全地从该配置启动。
单线聚合演示和开发板
SWA演示和开发板包含两片iCE40 UltraPlus FPGA 。一片用作数据生成器或数据验证器，另一片用于实现单线聚合参考设计（用作控制器或外设）。
图5展示了两块开发板的典型使用场景。在此案例中，左边的开发板包括了数据生成器和单线聚合控制器，右边的开发板则包括了单线聚合的外设和数据验证器。
观察图中的跳线。如果保留这些跳线，则来自左侧演示板上数据发生器的数据将被馈送到单线聚合控制器参考设计中，该参考设计将其聚合为单个信号传输至右侧板上。右侧演示板上的单线聚合外设参考设计将接收聚合的信号，并将解聚的信号馈送到数据验证器。下图6（a）展示了这一过程。
单线聚合解决方案特性总结
如上所述，单线聚合参考设计在两片iCE40 UltraPlus FPGA上运行，其中一个FPGA以时分复用方式聚合多个数据流（例如I2C、I2S和GPIO），然后通过单线将其发送到另一个FPGA ，解聚回原来的数据流。
两片FPGA之间的单线通信速度约为7.5 Mbps 。该设计也可自行配置——可以调整I2C / I2S总线数量和GPIO数量以及单线协议数据包的长度，并且FPGA之间的单线协议拥有错误检测和重试功能。该解决方案的特性的简要概述如下：
? 最多聚合7个通道
? 单线上的原始数据速率约为7.5 Mbps或更高
? 数据包长度可变，可有效利用单线带宽
? 接收端出现奇偶校检错误时可重新进行传输
? 支持I2C的Fast-mode (400 kbps)和Fast-mode Plus（1 Mbps）
? I2C中断可以使用GPIO和基于事件的传输来实现
? I2S支持单个立体声通道、48K hz采样速率、高达32位采样以及双向支持
小结
当今的许多电子系统都包括多块电路板。此外，这些系统大多使用多种不同类型接口（例如I2C、I2S和GPIO）从外围设备和传感器收集数据，并在电路板之间传输。
在拥挤的电路板和连接器上传输信号本身可能会带来很多问题，除此之外，电路板的面积和系统内部空间通常十分宝贵。除了增加成本和占用空间外，连接器通常还是系统中最不可靠的组件。
莱迪思开发了一种创新的方法让系统架构师和开发人员使用小尺寸、低成本的FPGA来实现单线聚合，显著减少板间连接器的数量，在提高系统稳定性的同时还减小了系统尺寸和成本。
【技术文章—FPGA的单线聚合（SWA）优势】拥有FPGA设计经验的开发人员可以自定义该解决方案。此外，即便没有任何FPGA开发经验，开发人员也能快速轻松地完成部署。