薄情先生|芯片向右，EDA向左( 五 ) 我叫小E

DTCO ，打破死结请大家继续跟随我的脚步进入工艺世界的大门，随着先进工艺节点持续演进，在10nm以下，设计和工艺的开发越来越紧密的交织在一起，传统按照先进行工艺开发，再移交给设计人员的方法已经不再适用， DTCO（design-tech-co-opt）的方法学在各个技术讨论中逐渐热起来。按照google搜索的热度，对于DTCO进行检索的论文数量自2012年后程指数暴涨，至今已上涨了10倍，其重要性略见一斑。
具体来说，需要解决的一个本质问题就是， whichdevicewidthsandmodelshouldfaboffertoitscustomersforbestpower,performance,areascaling?分析后端是很多鸡和蛋的loop ，工艺对后端乃至整个设计有哪些重要的影响，却并没有在流片后将数据和影响反标回设计，也是其中最重要的一个鸡蛋哲学命题。
DTCO作为一种反对传统流程无反馈，且极力缩短反馈链，以实现渐进明细的方法学，具体希望实现的目标如下：
Level1:initiallyfocusedondesignruleopt
Level2:thencapturedstandardcelllogiclayout
Level3:nowincludestheentirephysicaldesignflow
Level4：BringingDesignTechnologyandArchitectureCloserTogether
具体做法如下：
Level1：TCAD建模与Litho仿真建立反馈闭环，形成spicemodel,designrule
Level2:stdcell的characterazation及PDK与综合/PR/RCX/STA/DRC/LVS的物理实现流程之间建立反馈闭环
Level3:将Level1与Level2之间建立反馈闭环
Level4:将流片后PPAC指标与架构设计之间建立反馈闭环
Level1&2是传统做法， Level3&4是现在备受关注的DTCO ，反馈闭环建立的难度体现在1.流片成本2.物理实现的链条过长，研究主要围绕以下几个领域：
ML-powered,self-drivingEDAtoolsandflows
ML-POWERED,SELFDRIVINGEDATOOLSANDFLOWS:restoresaccesstohwimp;startwithcollaborativegenerationofdata;unlockedby{design}+{tools}+{technology}=architects/designers+EDAresearchers
BetteroraclesandconstructiveproofsofachievablePPAC(=DSE)attheabsolutelimitsofagiventechnologyandenablement
但通常DTCO只会在IP级别发生，最常讲的是standardcell和technology的协同优化，单个产品像苹果华为的话，会有一些定制，其他的小公司，先进制程，即使是做一次轻微的工艺corner偏斜定制，成本都不是小公司可以支持的，就有啥用啥了。
为了部落！EDA的力量与荣耀好了，本次的芯际之旅到这里就要跟大家说再见了。
小E看着你们，满怀羡慕。市场的繁荣，先进的工具，丰富的架构，神奇的工艺，像是专门为你们准备的礼物，芯片设计的神奇被一层层打开，不同角色之间的壁垒被打破，你们只凭相同的目标，就能结交千万个值得干杯的ICer 。
集成电路被设立为一级学科， EDA领域持续加大投入，更多年轻的朋友将会加入这个阵营，这，是最好的时代！
这是我们的世界！为了部落！为了IC的力量与荣耀！为了艾泽拉斯！
出征吧！
参考资料：
HandbookofHardware/SoftwareCodesign
A.B.KahngDAC18
MachineLearninginVLSIComputer-AidedDesign
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。