我是pcb的初学者_生活广记

首先要了解布线规则，这样才能理解什么事PCB！布线的规则很多，也有很多经验！这里只有一部分，希望能给你帮助！
1、输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离；两相邻层的布线要互相垂直，平行容易产生寄生耦合。
2、地线＞电源线＞信号线，通常信号线宽为：8mil～12mil；电源线为50mil～100mil 。对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
3、可以用一些孤岛铜，然后将其连接到地平面上。
4、在PCB板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
5、实在没地方布线，可考虑布在VCC层，其次考虑GND层。
6、标准元器件两腿之间的距离为100mil(2.54mm),所以网格系统的基础一般就定为100mil(2.54 mm)或小于100mil的整倍数，如：50mil、25mil、20mil等。一般布局时选择50mil网格，布线选择5mil网格，孔距和器件距离设为25mil（让器件之间可以走线）
7、我认为，蛇形走线就是单单为了长度匹配?。〉绺?，滤波我觉得不会用这么笨的方法。
8、板边的铺铜要距离板边20mil 。
9、PCB 板上延时为 0.167ns/inch. 。但是，如果过孔多，器件管脚多，网线上设置的约束多，延时将增大。
10、线径越宽，距电源/地越近，或隔离层的介电常数越高，特征阻抗就越小。
【我是pcb的初学者】
11、PCB板上的走线可等效为串联和并联的电容、电阻和电感结构。串联电阻的典型值0.25-0.55 ohms/英尺。并联电阻阻值通常很高
12、如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。
13、RC匹配终端可以减少功率消耗，但只能使用于信号工作比较稳定的情况。这种方式最适合于对时钟线信号进行匹配处理。其缺点是RC匹配终端中的电容可能影响信号的形状和传播速度。串联电阻匹配终端不会产生额外的功率消耗，但会减慢信号的传输。这种方式用于时间延迟影响不大的总线驱动电路。串联电阻匹配终端的优势还在于可以减少板上器件的使用数量和连线密度。
14、终端电阻的安装方式：垂直安装方式中电阻的一条安装管脚很短，可以减少电阻和电路板间的热阻，使电阻的热量更加容易散发到空气中。但较长的垂直安装会增加电阻的电感。水平安装方式因安装较低有更低的电感。但过热的电阻会出现漂移，在最坏的情况下电阻成为开路，造成PCB走线终结匹配失效，成为潜在的失败因素。
15、很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC) 。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺 PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低 PCB的体积。PCB 面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
16、任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲