内核|希捷宣布基于开放RISC-V 指令集架构设计两款处理器指令|设计|开放|希捷|处理器

【 内核|希捷宣布基于开放RISC-V 指令集架构设计两款处理器】

文章插图
集微网消息（文/Jimmy），12月9日，希捷宣布，基于开放 RISC-V 指令集架构 (ISA) 设计了两款处理器。
据悉，其中一款支持开放标准的内核旨在实现高性能，而另一款则用于面积优化。高性能处理器由 RISC-V 赋能的内核构建而成，并在机械硬盘 (HDD) 中完成了功能验证。面积优化型内核已完成设计，正在构建。
据希捷介绍，与当前解决方案相比，高性能内核可将实时的、关键的硬盘工作负荷的性能提升高达三倍。在一则初始用例中，希捷可借助该内核大幅提高可用的实时处理能力。通过高级伺服（移动控制）算法（该算法用于控制磁头在邻近磁道之间的移动），该款处理器为更精细的定位做好了准备。
面积优化型内核具备高度可配置的微架构和功能集。经过优化的内核能够同时实现了封装面积的优化和功耗的降低，从而辅助或支持后台工作负荷。该内核可执行安全敏感型边缘计算操作（包括新一代后量子加密），同时在较小封装的情况下，在保障性能的同时实现各类安全特性。
该内核的关键应用之一是安全。作为 OpenTitan（安全芯片设计开源项目）的成员，希捷致力于将安全做到开放透明。
另外，希捷已确定该解决方案倾向于使用定制硅片，而这正是 RISC-V 的亮点所在。
谷歌云 OpenTitan 项目总监兼工程主管 Dominic Rizzo 表示：“我们认为， RISC-V 架构开放、可扩展，潜力巨大。OpenTitan 的开源项目得益于 RISC-V 的开放性，能够实现全行业的透明性、可靠性和芯片安全性。”
（校对/零叁）