TechSugar|后摩尔定律时代设计方法学新挑战及国产EDA厂商突围思路芯片设计从系统建模、软硬件分工、芯片

芯片设计从系统建模、软硬件分工、芯片硬件设计的架构探索，到系统应用软件的开发以及绩效基准测试都是决定芯片功能的重要因素，因此无论是混合异构的芯片验证环境建置，还是支持芯片的架构探索、效能分析和软硬件的协同验证，都是值得设计公司重点研发之处，可以帮助公司在激烈竞争的半导体市场中做出市场区隔和产品差异化。
文︱方雯
【TechSugar|后摩尔定律时代设计方法学新挑战及国产EDA厂商突围思路】图︱思尔芯
在电子设计自动化（EDA）出现之前，设计人员是依靠手工方式完成集成电路的设计。如今，随着工艺演进和技术的不断发展，设计人员必须依靠辅助软件才能完成超大规模集成电路（VLSI）芯片的功能设计、综合、验证、物理设计等环节的工作。集成电路产业发展至今， EDA已成为不可或缺的一环。
目前，全球排名靠前的EDA公司都是国际公司，这些国际公司占据了市场绝大多数份额，主要EDA技术的发展趋势，而国内的EDA公司正处于追赶阶段。
探索科技（TechSugar）近期启动“EDA专题”采访，深入探讨当下EDA领域所面临的挑战与机遇，分析国内外厂商的发展路径。本期受访人为国微思尔芯首席执行官林俊雄。
月初，国微思尔芯宣布完成新一轮数亿元融资，将用于打造全流程数字EDA工具平台。据悉，国微思尔芯自主研发的EDA工具，是超大规模数字集成电路(VLSI)设计过程的功能验证环节必不可少的工具。国微思尔芯的解决方案涵盖了芯片设计验证的完整流程，从早期的芯片规划验证到最终的软硬件开发验证都有合适的解决方案，目前服务于全球超过500家客户。
随着半导体技术的不断发展， EDA公司面临着更多挑战
随着芯片设计复杂度的不断提升、产品上市时间窗的不断缩小，设计和验证的困难度在不断增加，成本亦是。如何提供自动化工具协助在更短的开发周期内完成更复杂的设计和验证成为常见挑战。传统的软件仿真已经无法满足芯片验证需求，必须融合不同的验证方法学，根据实际应用场景使用适合的工具。
针对现有挑战，国微思尔芯首席执行官林俊雄表示，国微思尔芯积累了近20年的技术，开发出业界领先的原型验证工具解决方案，提供了自动化编译技术、超图分割和时分复用技术、时序分析收敛技术、静态和动态探针自动注入技术、快速修改迭代(ECO)技术等大量EDA软件算法，可将芯片开发者的设计映射到大量的FPGA阵列上，以实现高速仿真运行。同时，原型验证工具提供了强大的深度调试和波形分析工具，能协助芯片开发者捕捉最隐蔽的设计缺陷(Bug) ，原型验证系统也提供了强大的软硬件协同仿真工具和丰富的接口库(IP) ，以供芯片开发者实现系统协同仿真(RTL/C)和快速在线调试(ICE) ，支持尽快开展深入软件调试，实现芯片流片以完成即软件可发布。

文章图片
Prodigy完整原型解决方案满足了对在任何功能设计阶段、设计规模以及多个地理位置运行的综合解决方案的需求
当下先进工艺与封装的结合日益紧密，也为芯片设计带来更高的效能和弹性。例如存储器的先进工艺和3D堆叠封装带来了更大的带宽，多芯片封装更是将不同工艺的芯片整合成单一芯片组，大幅缩小了芯片面积，同时降低了功耗。这些都对芯片设计验证领域提出了更高、更复杂的要求。对EDA公司而言，需要更深入地强化与系统化验证IP的集成，在现有的软硬件架构下，去投入更多的资源开创并融入新的方法学，实现对先进工艺全方位的系统建模，以期预估单芯片的系统效能。
先进封装提供了高带宽的裸片到裸片(Die-to-Die)互联，这也可以看作延续摩尔定律的一种方法。通过平面上的小芯片（chiplet）互连，甚至3DChiplet互连，来实现更高逻辑密度的芯片。但随之而来的是更大的挑战，芯片的设计必须适应不同IP、不同Chiplet组合的复杂产品形态，新的芯片设计也必须快速和原有ChipletIP良好协同工作。针对此类需求， EDA业内提出了混合异构验证方法，成熟的Chiplet ， RTL-ReadyIP ， SystemModelingIP可以在一个系统中同时建模验证，并发挥Chiplet、RTL-ReadyIP的高速优势，也支持SystemModelingIP的灵活配置功能。