【】【专利解密】长江存储改进3D NAND存储工艺，助力128层QLC

【嘉德点评】专利提出在3D NAND结构的沟道孔进行各层结构沉积步骤之前，增大沟道孔区域的牺牲介质层刻蚀面积，从而使得后续沉积形成沟道内各层结构时， ONOP叠层结构在牺牲介质层平面内位于层间介质层的下方，对层间介质层起到支撑作用, 从而使得沟道孔和层间介质层的结构更加稳固，进而降低了O/N堆叠结构中的牺牲介质层去除后，层间介质层出现破裂或坍塌的风险。
集微网消息，前不久国内长江存储宣布128层QLC 3D NAND研发成功，且已经在群联和联芸两家控制器厂的SSD上通过验证，可应用于消费级SSD ，并逐步进入企业级服务器、数据中心等领域，以满足未来5G、AI时代多元化数据存储需求。
【【】【专利解密】长江存储改进3D NAND存储工艺，助力128层QLC】3D NAND存储器在近些年来迅速发展，由于其具有较高的写入速度和擦除速度，从而适合于存储数据。 3D NAND结构中包括多个层叠设置的氧化层和氮化层的堆叠结构，随着对3D NAND存储器的容量要求增加，为在单位芯片面积上获得更大的存储容量，要求堆叠结构的层叠数目越来越大。然而三维存储器的制作过程中随着堆叠增加，保证每个制作过程的结构稳定的难度越来越大，严重制约了3D NAND闪存技术的发展
在这一背景下，我国长江存储科技公司于2019年11月8日提出一项名为“一种3D NAND制作方法及存储器”的发明专利（申请号：201911086857.9），申请人为长江存储科技有限责任公司。
此专利提供一种3D NAND制作方法及存储器，以解决现有技术中随3D NAND闪存中O/N堆叠结构的层数增加，造成制作过程中结构稳定性无法保证的问题。

本文插图
图1 3D NAND制作方法流程图
专利中提到的3D NAND制作方法流程如图1所示，首先提供衬底，可以用作体晶片或者外延层，衬底材料可为硅(Si)、锗(Ge)等半导体。步骤S102中，在衬底上形成包括交替层叠设置的层间介质层和牺牲介质层的堆叠结构，其中牺牲介质层在后续工艺中被去除，并填充导电金属形成栅极线，工业实现可以采用薄膜沉积工艺依次层叠，如化学气相沉积法(CVD)、物理气相沉积法(PVD)或原子层沉积法(ALD) 。

本文插图
图2 沟道孔结构示意图
在步骤S103中，需要在待形成沟道的位置形成第一孔，如图2所示。在预形成沟道的区域刻蚀形成第一孔11 ，该孔穿过层间介质层20和牺牲介质层30 ，同时暴露出衬底10 。第一孔11在各层结构平面内的孔径保持一致，且侧壁垂直于衬底。紧接着在步骤S104中利用回刻工艺，进一步对牺牲介质层进行刻蚀，在牺牲介质层内形成第二孔，且与第一孔11连通。在步骤S105中将前面形成的第一孔和第二孔作为同一孔，进行薄膜沉积，形成的各层结构也随着矩形锯齿形状的侧壁依次沉积，最终形成矩形锯齿结构的沟道。在后续去除栅极线区域的牺牲介质层后，位于层间介质层之间的第二部分能够对层间介质层进行支撑，从而形成结构相对于现有技术更加稳定的层间介质层和沟道结构。

本文插图
图3 栅极线的区域形成第三孔示意图
在步骤S106中，在待形成栅极线的区域形成第三孔，如图8所示，并紧接着在S107中通过所述第三孔，对所述牺牲介质层进行第二回刻，去除所述牺牲介质层，以便后续填充导电结构，形成栅极线。相对于现有技术的沟道和层间介质层结构，上图中沟道向外延展的第二部分位于悬空的层间介质层之间，从而对层间介质层能够起到支撑作用，进而提高整个结构的稳定性。