「英特尔」Intel官方证实:14nm新增关键指令集 10nm又丢了


Intel近日公布了第38个版本的ISA指令集扩展说明书 , 证实了非常奇怪的一个配置:14nm时代增加一个重要的指令集 , 但是进入10nm后一度消失 , 等到第二代再回归 。
这就是AVX512_BF16 , 一种矢量神经网络指令 , 支持bfloat16(BF16)格式 。
这种格式介于标准化的半精度FP16、单精度FP32格式之间 , 能在16位空间内通过降低精度来获取更大的数值空间 , 在内存中存放更多数据 , 减少数据进出空间的时间 , 还能降低电路复杂度 , 最终带来计算速度的提升 。
这种格式已经成为深度学习事实上的标准 , Google TPU、Intel FPGA/神经网络处理器都支持 , 将在今年上半年交付的Cooper Lake将会把它首次引入至强产品线 。
「英特尔」Intel官方证实:14nm新增关键指令集 10nm又丢了
本文插图
Cooper Lake还是14nm工艺和Skylake架构、最多56核心 , 但接口变成LGA4189 , 可以说唯一亮点就是AVX512_BF16 , 也因此不受待见 , Intel已经重新调整其定位 , 仅供非常狭小的四路、八路市场 。
更受期待的还是基于10nm Ice Lake的更下一代至强 , 新工艺新架构 , 今年晚些时候交付 , 但是根据Intel最新公布的文档 , Ice Lake至强虽然增加了PCONFIG、WBNOINVD、MKTME、ENCLV等新指令集 , 但是AVX512_BF16却莫名其妙消失了 , 验证了早先的猜测 。
Intel没有解释具体原因 , 很可能是因为Ice Lake更换了新架构 , 设计之初并未考虑AVX512_BF16 。
「英特尔」Intel官方证实:14nm新增关键指令集 10nm又丢了
本文插图
幸运的是 , 第二代10nm Sapphire Rapids至强会重新支持AVX512_BF16 , 并加入一大波其他指令集 , 包括AVX512_VP2INTERSECT、CET、ENQCMD、PTWRITE、TPAUSE/UM、Arch LBRs、HLAT、SERIALIZE、TSXLDTRK , 不过也有一个悬念 , 那就是PCONFIG、WBNOINVD、MKTME、ENCLV等指令集是否继续支持尚未明确 。
Sapphire Rapids将在明年正式发布 , 美国的下代顶级超级计算机Aurora就会配备这一平台(同时也有AMD霄龙版本) 。
在消费端 , 最新文档也再次确认了Alder Lake , 预计将是采用10nm工艺的桌面版产品 , 但传闻称它会再次更换接口变成LGA1700 。

「英特尔」Intel官方证实:14nm新增关键指令集 10nm又丢了
本文插图
【「英特尔」Intel官方证实:14nm新增关键指令集 10nm又丢了】