『电子工程世界TB』技术文章——保卫计算机架构的新黄金时代( 二 ) RISC-V社区正在转向一个全新的安全创新

除了成为整个安全性会议的焦点之外，还有很多迹象表明， RISC-VISA正在成为处理器安全性的重心。
DARPA正不断投资于RISC-V和安全性，并选择RISC-V作为其硬件集成系统安全（SSITH）计划的评估平台。
在RISC-V基金会，有超过30个成员拥有安全RISC-V产品，或者在为安全工作组做贡献。
基金会有两个技术工作组（加密和可信执行环境）正致力于创建RISC-VISA扩展。
RISC-V基金会设立了安全性常务委员会，负责确认和协调多个方面的安全相关活动，包括将RISC-V作为理想的安全工具进行推广，以及就物联网（IoT）和嵌入式设备的最佳安全实践达成共识。

文章图片
有30多个RISC-V基金会的成员拥有安全产品，或者参与了由基金会推动的安全活动。（由RISC-V基金会提供）
基金会安全常务委员会最显著的贡献是演讲人计划。基金会内部和外部的演讲人每月一次受邀就安全相关的各种主题发表演讲。来自Data61的一位演讲人GernotHeiser提供了一个框架，此框架有可能指出RISC-V计算机安全性范例的呈现方式。 Gernot和他在Data61的同事在早些时候对微架构边信道进行了深入研究，并于2016年撰写了一篇论文（ASurveyofMicroarchitecturalTimingAttacksandCountermeasuresonContemporaryHardware）来描述基于攻击的分类法。
他们提出了一种称为“扩充”指令集架构（aISA）的抽象概念，可将软硬件之间的协议扩展到传统ISA以外，作为对比，传统ISA有意将时间和微架构的所有概念抽象化。相比之下， aISA加入了一些机制，允许应用程序二进制接口（ABI）对处理器系统的微架构状态施加更多控制。例如，这可能包含高速缓存刷新或分支预测逻辑运算，以提供针对高速缓存时序信道这类威胁的安全保障。
在我们定义并实现aISA后，就有机会创建我提到的RISC-V安全协议栈，这种协议栈起源于正式指定的协议栈要素的已正式验证实现中。该协议栈从硬件和基础ISA开始，一直扩展到实现aISA的层。而其中最重要的是安全微内核，它现在可以通过aISA访问微架构状态，并且能够实施抵御微架构边信道攻击的对策。

文章图片

文章图片
安全未来——正式指定且经过正式验证的RISC-V安全协议栈
RISC-V革命已经开始，社区最初意识到的诸多未来可能已经变为现实，包括重建计算机安全的基础。 Microchip与RISC-V基金会的成员合作，致力于推动这项技术的发展，我们对此深感自豪，而在RISC-V产品领域的领导地位和未来前景同样令我们骄傲。我们期待与社区深化合作创新，充分利用当前面临的代际机遇。
TedSpeers是Microchip的技术研究员，负责为低能耗、安全、可靠的FPGA和SoCFPGA定义发展路线图。他于1987年加入Microsemi（已被Microchip收购），负责过程工程和产品工程，之后于2003年开始担任现职。 Ted是35项美国专利的共同发明人。在加入Microsemi之前，他就职于LSILogic 。他拥有康奈尔大学化学工程学士学位。自2016年成立以来， Ted一直是RISC-V基金会董事会的成员。