英特尔全新Atom微架构解读 intel atom是什么处理器( 三 ) _知识分享

缓存设计：更大、更宽Tremont的缓存设计变化比较大。英特尔增加了Tremont的L1缓存容量，目前的L1指令缓存设计了32KB容量、8路关联。L1数据缓存方面，Atom之前的几个版本都采用的是24KB容量、6路关联的方案，在Tremont上，它被提升至32KB容量和8路关联，这使得Tremont的L1数据缓存和L1指令缓存的容量、关联设计完全一样，延迟方面，Tremont的L1数据缓存延迟为3个周期。相比之下，大核心的Core微架构体系中Skylake的数据缓存为32KB、延迟为4个周期，Sunny Cove的数据缓存为48KB，延迟为5个周期。
L2缓存方面，对于之前的Atom处理器而言，这实际上是系统模块中为所有内核划分的最后一级缓存，其容量和设计取决于系统模块的要求。在之前的22nm Silvermont中，每核心采用了512KB的方案，在Goldmont中，每核心增加至1MB 。对于Tremont，英特尔称L2缓存容量会因产品而异，从每个模块1.5MB到4.5MB均可。
Tremont的一个模块最多可以包含4个内核，因此有可能出现4.5MB每核心的L2缓存方案，或者1.5MB 4个核心的L2缓存方案。在一个模块中，所有内核都可以访问缓存，但是不可以访问其他模块的L2缓存。英特尔能够通过微码将L2重置为包含式或者非包含式缓存。
英特尔表示，Tremont的L2缓存平均具有17个周期的延迟。关联性方面则取决于容量，1.5MB的L2缓存将拥有12路关联，4.5MB则拥有18路关联，相应的，可以推测出3MB L2设计可能拥有15路关联。
Tremont还增加了对跨模块的全局L3缓存的支持，L2和L3缓存都能支持QoS，从而允许为特定线程或者虚拟机确定数据优先级，并增加执行内存带宽。值得一提的是，英特尔在Broadwell Xeon上引入的这项技术可以避免数据中心的多核心处理器的某个核心受到其他核心带来的数据访问和优先级排序干扰等问题。

文章插图

更宽的后端设计Tremont在后端设计上颇为激进，拥有8个执行端口和7个数据保留单元（reservation station）。Tremont的地址生成单元也就是2个AGU占用了组合数据保留单元，同时也为处于排队中的微码操作提供额外的存储空间。这样做的原因是由于2个AGU提供了2×16字节的存储空间，或者2×16的负载空间，或者每次使用其中的一个。英特尔显然希望Tremont的AGU单元更为活跃一些。相比之下，在Sunny Cove这类大核心设计中，所有的整数和浮点都使用统一的数据保留单元，AGU则独占3个。

文章插图
▲Tremont的后端设计
在整数性能方面，除了两个AGU外，Tremont还拥有3个ALU，一个跳转端口和一个存储数据端口。每个ALU支持不同的功能，其中一个启用位移功能，另一个则支持乘法和除法。与Core微架构的执行单元相比，Tremont的ALU相对更为轻巧一些，不过英特尔在此处没有更多说明。
在浮点端，Tremont支持三个不同的端口，其中2个ALU，1个存储端口。2个ALU钟的一个支持FADD也就是融合加法，另一个支持FMUL也就是融合乘法和除法。两种ALU都支持具有4个周期延迟的128位SIMD和128位AES，以及4个周期的单个指令SHA 256 。但是并不支持256位向量计算。另外，Tremont还支持GFNI指令，这可以帮助一些特殊的计算。

文章插图
▲Tremont的向量单元设计
在TLB方面，Tremont支持一个更大的1024条目的L2 TLB缓存，支持1024×4K条目、32×2M条目或者8×1G条目。相比之前的Goldmont，Tremont在这方面做出了很大的提升。
其他方面英特尔本次公开的内容主要是关于Tremont的微体系架构，其他一些信息包括SoC以及Lakefiled等都没有给出太多具体的内容。此外，英特尔也没有提到有关Tremont的GPU支持。不过英特尔还是提到Tremont将是第一个完全支持Speed Shift/ACPI的Atom微架构，以实现更快的高频率操作。
在加密和安全性能方面，Tremont支持全面内存加密，能够有效地防止物理攻击。另外还能够支持Rooted Secure Boot和Boot Guard等功能。对之前英特尔爆出的“幽灵”漏洞等问题，英特尔宣称Tremont和Cascade Lake具有相同的保护级别。

文章插图
▲Tremont支持的一些其他功能
功耗方面，目前消息不多。不过有消息称在具有4个Tremont核心的模块中，所有的核心都可以共享相同的频率，不过每个核可以进入独立的C状态以减少不使用时的功耗。