CPU几种主要的参数及含义( 二 )


10.超流水线与超标量
在解释超流水线与超标量前,先了解流水线(pipeline) 。流水线是Intel首次在486芯片中开始使用的 。流水线的工作方式就像工业生产上的装配流水线 。在CPU中由5-6个不同功能的电路单元组成一条指令处理流水线,然后将一条X86指令分成5—6步后再由这些电路单元分别执行,这样就能实现在一个CPU时钟周期完成一条指令,因此提高CPU的运算速度 。
超标量是通过内置多条流水线来同时执行多个处理器,其实质是以空间换取时间 。而超流水线是通过细化流水、提高主频,使得在一个机器周期内完成一个甚至多个操作,其实质是以时间换取空间 。
11、多核心
多核心,也指单芯片多处理器(Chip multiprocessors,简称CMP) 。CMP是由美国斯坦福大学提出的,其思想是将大规模并行处理器中的SMP(对称多处理器)集成到同一芯片内,各个处理器并行执行不同的进程 。与CMP比较, SMT处理器结构的灵活性比较突出 。但是,当半导体工艺进入0.18微米以后,线延时已经超过了门延迟,要求微处理器的设计通过划分许多规模更小、局部性更好的基本单元结构来进行 。相比之下,由于CMP结构已经被划分成多个处理器核来设计,每个核都比较简单,有利于优化设计,因此更有发展前途 。目前, IBM 的Power 4芯片和Sun的 MAJC5200芯片都采用了CMP结构 。多核处理器可以在处理器内部共享缓存,提高缓存利用率,同时简化多处理器系统设计的复杂度 。
12、SMP
SMP(Symmetric Multi-Processing),对称多处理结构的简称,是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构 。在这种技术的支持下,一个服务器系统可以同时运行多个处理器,并共享内存和其他的主机资源 。
13、CPU内部的内存控制器
许多应用程序拥有更为复杂的读取模式,并且没有有效地利用带宽,CPU特性会受内存延迟的限制 。这样CPU必须得等到运算所需数据被除数装载完成才能执行指令 。当前低段系统的内存延迟大约是120-150ns,而CPU速度则达到了3GHz以上,一次单独的内存请求可能会浪费200 -300次CPU循环 。即使在缓存命中率达到99%的情况下,CPU也可能会花50%的时间来等待内存请求的结束-比如因为内存延迟的缘故 。
你可以看到Opteron整合的内存控制器,它的延迟,与芯片组支持双通道DDR内存控制器的延迟相比来说,是要低很多的 。英特尔也按照计划的那样在处理器内部整合内存控制器,这样导致北桥芯片将变得不那么重要 。但改变了处理器访问主存的方式,有助于提高带宽、降低内存延时和提升处理器性能 。